1. Jurnal[Back]
2. Alat dan Bahan[Back]
- . Module D’Lorenzo
- . Jumper
- Panel DL 2203C
- Panel DL 2203D
- Panel DL 2203S
- IC 74LSL12
- Clock
- SPDT
- VCC
- Ground
- Logic Probe
3. Rangkaian Simulasi[Back]
4. Prinsip Kerja Rangkaian[Back]
pada percobaan pertama ini, terdapat 4 buah flip-flop yang inputnya dihubungkan dengan switch sedangkan untuk input k dihubungkan dengan gerbang NOT, untuk input clock dihubungkan dengan clock yang sebelumnya dihubungkan dengan gerbang AND. untuk output akan dipasangkan dengan logic probe.
5. Video Rangkaian[Back]
6. Analisa[Back]
1. Analisa Output yang dihasilkan tiap tiap kondisi
jawab
pada kondisi pertama adalah SISO karena input dan output masuk dan keluar secara bergiliran
pada kodisi kedua adalah SIPO karena input masuk secara bergiliran sedangkan output keluar secara serempak
pada kondisi ketiga adalah PISO karena input masuk secara serempak sedangkan outputnya keluar secara bergiliran
pada kondisi keempat adalah PIPO karena input dan output masuk dan keluar secara serempak
2. Jika gerbang And pada rangkaian di hapus, sumber clock dihubungkan langsung ke Flip flop, bandingkan output yang didapatkan
jawaban
maka akan terjadi clock yang akan selalu aktif karena fungsi gerbang AND adalah menghidupkan dan mematikan clock.
7. Link Download[Back]
Tidak ada komentar:
Posting Komentar